发布日期：2026-01-20 15:20 点击次数：134
由于东说念主工智能加快器、图形处理器和高性能计较应用法度需求量执续激增，高带宽内存（HBM）的销量正在飙升。
东说念主工智能波澜激发的本钱市集对于大谈话模子生态的干涉使 HBM 经常处于断货景色，因为 HBM 是创建大模子所需数据的首选储存器。何况，为了擢升性能而打造的多层高密度构造以及 SRAM（静态当场存取存储器）濒临的截至王人将市集对 HBM 的需求推到了更高的维度。
Rambus 高档副总裁兼硅 IP 总司理 Matt Jones 暗意："跟着东说念主工智能锤真金不怕火模子的束缚扩大，对于硬件层面的性能条目也在束缚提高，这就条目内存的创新搞定决议，为了确保东说念主工智能的执续增长和逾越，业界必须络续克服内存带宽和容量方面的遏止。"
这种势头很猛进程上由先进封装鼓舞，在许厚情况下，先进封装不错提供比系统级芯片 SoC 更高效的数据旅途。日蟾光半导体（ASE）投资者关系足下 Ken Hsiang 在最近的财报电话会议上暗意："前沿封装正处于爆发的前夕，无论是东说念主工智能、集中如故其他正在研发的居品，对先进的互连技艺的需求尽头浓烈。"
HBM 与先进封装高度契合。三星半导体副总裁兼 DRAM 居品策动足下 Indong Kim 在最近的一次演讲中暗意：" HBM 定制将迎来一波大波澜，东说念主工智能基础设施的发展需要极高的后果和扩展才调，咱们与主要客户一致以为，适用于东说念主工智能居品的定制化 HBM 将是重要的一步。功率，性能和面积（power, performance and area，简称 PPA）是东说念主工智能搞定决议的重要，定制将在 PPA 方面提供遑急价值。"
昔时，经济效益严重地截至了 HBM 被正常接管。 硅中介层（协助上基层节点进行信拒却换）价钱腾贵，而在前说念工序（FEOL）的存储单元之间处理宽阔硅通孔 ( TSV，穿透硅晶圆或芯片的垂直互连技艺 ) 相通成本欣喜。日蟾光半导体的工程和技艺营销高档总监曹立宏暗意："跟着高性能计较、东说念主工智能和机器学习带来的需求增多，中介层的尺寸也显耀增多，高成本是其濒临的主要弱点。"
固然这截至了它在公共市集的迷惑力，但对成本不太明锐的应用（如数据中心）仍发扬出强盛的市集需求。HBM 的带宽是任何其他存储技艺无法相比的，硅中介层的 2.5D 集成依然成为事实上的法度。
但客户是想象的，他们永远在追求更好的性能，这即是为什么 HBM 制造商在束缚翻新凸块材料和成型材料，已毕从 8 层到 12 层及 16 层 DRAM 的飞跃，从而好像以闪电般的速率处理数据。HBM4 的数据处理速率将在 HBM3E 的基础上有很大的擢升，汉典毕这一指见识主要战略是将数据线的数目从 HBM3 的 1024 条增多到 2048 条。
在全球市集中，有三家主要的公司出产 HBM 内存模块，即好意思光、三星和 SK 海力士。固然他们王人使用 TSV 和微凸点技艺（在集成电路封装过程顶用于已毕芯片间互连的小型教唆点），将 DRAM 堆栈和配套确立集成到先进的封装中，但每家公司接管的门径略有不同。三星和好意思光在每个凸块层王人加入了非导电薄膜（NCF，该薄膜是一种团聚物材料，用于使芯片互相绝缘并保护教唆点免受撞击）及热压键合（TCB，焊合工艺，将芯片与基板固定在一齐）技艺。而 SK 海力士则络续接管倒装芯片大限制回流工艺的模塑底部填充（MR-MUF）决议，该工艺不错将堆栈密封在高导电性成型材料中。
HBM 的垂直教唆是使用铜 TSV 和堆叠 DRAM 芯片之间的缩放微凸块来已毕的，下部缓冲器及逻辑芯片为每个 DRAM 提供数据旅途。居品的可靠性问题很猛进程上取决于回流、粘接和模具反磨过程中的热机械应力，而识别潜在问题需要测试高温职责寿命（HTOL）、温度湿度偏差（THB）和温度轮回，不错通过接管预处理、无偏湿度和压力测试（uHAST）来详情各层之间的粘附水平。此外，还需要进行其他测试，以确保历久使用中不会出现微凸块短路、金属桥接或芯片和微凸点之间的接口分层等问题。搀杂键合是替代 HBM4 代居品微凸块的一种遴选，但前提是讲理产量指标。
另一项正在研发的技艺是 3D DRAM，其参考 3D NAND 闪存技艺，将存储单元进行翻转。三星的 Kim 暗意：" 3D DRAM 堆叠将大大镌汰功耗和占用的面积，同期摒除来自中介层的性能遏止，内存戒指器从 SoC 移到基础裸片（晶圆经过切割测试后莫得经过封装的芯片）将为东说念主工智能提供更多的逻辑空间。咱们信托定制 HBM 将已毕性能和后果双双擢升，概述集成的内存和代工才调将为大限制部署提供更快上市及更优质的居品。
这里的总体趋势是将逻辑组件移动到更聚首内存的处所，以便在内存中或内存近邻实践更多的处理，而不是将数据移动到一个或多个处理元素。但从系统想象的角度来看，要已毕技艺的落地还濒临许多贫穷。
Lam Research 高档封装技艺总监 cheping Lee 暗意："这是一个慷慨东说念主心的时候，东说念主工智能如斯火热，HBM 不错储存一切，各家存储器制造商王人在见缝插针地率先出产下一代 HBM。"
对于下一代居品 HBM4， JEDEC（固态技艺协会）正忙于制定这些模块的法度。同期，JEDEC 将 HBM3E 法度的最大内存模块厚度从 720mm 扩展到 775mm，这仍然适用于 40 μ m 厚的芯片。HBM 法度详情了每针传输速率、每个堆栈的最大芯片数目、最大封装容量（单元为 GB）和带宽等参数。法度的诞生使得想象和经过得以简化，从而匡助 HBM 居品以更快的速率进入市集，现阶段为每两年进行一次居品的迭代。行将推出的 HBM4 法度将界说 24Gb 和 32Gb 层，以及 4 层、8 层、12 层和 16 层高 TSV 堆栈。
HBM 的进化史：对工艺和带宽的极致追求
高带宽内存的发展不错回首到 2008 年，开端的研发愿景是通过这款居品搞定计较内存濒临的功耗和占用面积增多的问题。
三星电子的 Sungmock Ha 偏激共事暗意："其时，手脚最高频段 DRAM 的 GDDR5，其带宽被截至在 28GB/s（7Gbps/ 引脚 x 32 个输入 / 输出端口）。"而 HBM Gen2 的出现使技艺已毕紧要的擢升，通过将输入 / 输出端口的数目增至 1024 个，在不镌汰频率的情况下，到手已毕了 307.2GB/s 的带宽遏止。
从 HBM2E 驱动，厂商通过接管 17nm 高 K 金属栅工艺（ 运用高 K 介质材料代替通例栅，不错灵验搞定多晶栅极铺张问题），达到每引脚 3.6Gbps，带宽 460.8GB/s。而现在 HBM3 新推出了每引脚 6.4Gbps 的传输速率，已毕 8 到 12 个芯片堆叠，与上一代相比带宽提高了约 2 倍。
这仅仅故事的一部分，HBM 还一直在向处理技艺靠近，以提高性能。
大限制回流焊是最熟练和最低廉的焊合决议。Amkor 的工程和技艺营销副总裁 Curtis Zwenger 暗意："大多数情况下，王人会接管大限制回流焊技艺，因为确立安设的本钱开销很大，但后续的出产成本相对较低。这项技艺为将芯片与高端模块教唆到封装基板上提供了一种经济实惠且高效的情势。不外，跟着对性能的需求束缚擢升，以及异构集成（指将多个不同工艺节点单独制造的芯片封装到一个封装里面，以增强功能性和提高性能）模块和高档基板搞定决议空间的日益扩大，其导致的后果是异构集成和基板的翘曲进程加重。而热压技艺和 R-LAB（反向激光扶植键合）手脚传统大限制回流焊的工艺升级，不错更好地处理翘曲问题。"
微凸块金属化工艺通过优化后，不错提高可靠性。如若微凸块与焊盘之间的教唆接管传统的回流工艺，何况其中含有助焊剂和底部填充材料，则填充的空闲和剩余的助焊剂残留可能导致凸块之间夹带的酿成。为了搞定这些问题，预涂非导电薄膜（NFC）被正常接管，其不错在一步键合工艺中取代助焊剂、填充材料和键合设施，何况不会产生夹带。
三星每一代居品王人会增多 NCF 材料的厚度，NCF 本质上是一种环氧树脂，含有固化剂和其他添加剂。这项技艺带来许多平允，特地是在更高的叠层上，因为业界正在勉力缩小芯片裸片变薄带来的芯片裸片翘曲问题，而其优化的点在于足够填充凸点周围的底部填充区（为凸点提供缓冲），使焊料流动，幸免空闲产生。
SK 海力士从 HBM2E 居品驱动，就将大限制回流模塑底部填充技艺改为 NCF-TCB。其导电模具材料是与材料供应商合营拓荒的，可能使用额外的打针工艺，这一技艺使得 SK 海力士已毕出色的晶体管结温戒指。
HBM 中的 DRAM 堆栈被放手在缓冲芯片上，由于各家公司王人在勉力将更多的逻辑应用到这一基础芯片上以镌汰功耗，同期还将每个 DRAM 内核与处理器教唆起来，使缓冲芯片的功能在束缚增多。每个芯片王人被挑拣出来并放手在载体晶圆上，然后回流焊，终末堆叠成型，经过后面研磨、清洁和切割等工序打造出居品。台积电和 SK 海力士布告，晶圆代工场今后将向内存制造商提供基础芯片。
新想科技研发总监 Sutirtha Kabir 暗意："逻辑存储器永远是市集存眷的焦点，尽管这个畛域在此前就依然被商议过。但每一种搞定决议王人将在电力和热能方面濒临挑战，这两者是密切相干的。径直影响是热应力（由于温度变化引起材料里面或外部产生的应力），这不仅局限于拼装层级，对统统这个词系统王人会产生影响。由于可能会使用搀杂键合或者细间距键合技艺，热问题对机械应力的影响更值得研究。"
此外，基础逻辑产生的热量也会在逻辑芯片和 DRAM 芯片之间的接口处产生热机械应力。由于 HBM 模块的位置聚首处理器，来自逻辑芯片的热量不行幸免地传导到存储器内。SK 海力士的高档技艺司理 Younsoo Kim 暗意："咱们的数据涌现，主机芯片温度每升高 2 ℃，HBM 的温度至少会升高 5-10 ℃。"
NCF-TCB 工艺相通濒临挑战。在高温高压下发生的热压键合会导致 2.5D 拼装出现问题，举例越过与底层镍垫之间的金属桥接或界面分层。另外，TCB 本人的产量也相对较低。
对于任何多芯片堆叠而言，翘曲问题与名义材料的扩展整个（TCE）不匹配关连，在加工和使用过程中，这会导致温度轮回产生应力。应力经常合并在一些重要部位，比如在基础裸片和第一个内存芯片之间，以及微凸块层级。居品的仿真模子不错匡助搞定这些问题，但也有部分问题只消在本质居品应用中才调充分体现其带来的影响。
东说念主工智能应用的运行依赖于对 DRAM 芯片、TSV、集成基本逻辑功能的芯片和多达 100 个去耦电容器的到手拼装和封装。与图形处理器、CPU 或其他类型处理器的结合是一个精密想象的拼装工程，需要统统组件已毕存机契合，以酿成高产且可靠的系统。
跟着行业从 HBM3 过渡到 HBM4，制造高性能 DRAM 堆栈的工艺只会变得愈加复杂。不外，供应商和芯片制造商也在存眷更低成本的替代品，以进一步提高这些高速和不行或缺的内存芯片堆栈的被市集接管。
本文由雷峰网编译自：https://semiengineering.com/hbm-options-increase-as-ai-demand-soars/体育游戏app平台